MOSFET按比例減少M(fèi)OSFET尺寸的縮減在一開端即為一持續(xù)的趨向．在集成電路中，較小的器件尺寸可到達(dá)較高的器件密度，此外，較短的溝道長度町改善驅(qū)動(dòng)電流（ID~1/L）以及工作時(shí)的特性，但是，由于電子器件尺寸的縮減，溝道邊緣（如源極、漏極及絕緣區(qū)邊緣）的擾動(dòng)將變得愈加重要，因而器件的特性將不再恪守長溝道近似(long channel approximation)的假定．

6.3.1  短溝道效應(yīng)(short-channel effect)式(45)中的閾值電壓是基于6.2，l節(jié)中的突變溝道近似推導(dǎo)得出的，也即襯底耗盡區(qū)內(nèi)的電荷僅由柵極電壓產(chǎn)生的電場所感應(yīng)出．換言之，式(45)中的第三項(xiàng)與源極到漏極間的橫向電場無關(guān)．但是隨著溝道長度的縮減，源極與漏極問的電場將會(huì)影響電荷散布、閾值電壓控制以及器件漏電等器件特性，

一、線性區(qū)中的閾值電壓

當(dāng)溝道的邊緣效應(yīng)變得不可疏忽時(shí)，隨著溝道的縮減，n溝道MOSFET的閾值電壓通常會(huì)變得不像原先那么正，而關(guān)于p溝道MOSFET而言，則不像原先那么負(fù)，圖6.23顯現(xiàn)了在VDS=o．05V時(shí)VT下跌的現(xiàn)象．閾值電壓F跌可用如圖6.24所示的電荷共享(chargesharing)模型來加以解釋，此圖為一個(gè)n溝道MOSFET的剖面圖，且器件工作在線性區(qū)(VDs≤o．1V)，因而漏極結(jié)的耗盡區(qū)寬度簡直與源極結(jié)相同．由于溝道的耗盡區(qū)與源極和漏極的耗盡區(qū)堆疊，由柵極偏壓產(chǎn)生的電場所感應(yīng)生成的電荷可用這梯形區(qū)域來近似同等．

閾值電壓漂移量AVT是由于耗盡區(qū)由長方形LXWm變?yōu)樘菪?L+L‘) Wm/2，而使得電荷減少所形成的．△VT為（參考習(xí)題27）：

其中NA為襯底的摻雜濃度．wm為耗盡區(qū)寬度，ri為結(jié)深度，L為溝道長度，而C。為每單位面積的柵極氧化層電容.

對(duì)長溝道器件而言，由于△（圖6.24）遠(yuǎn)小于L，所以電荷減少量較小，但是關(guān)于短溝道器件而言，由于厶與L相仿，所以導(dǎo)通器件所需的電荷將大幅公開降，由式(47)可知，對(duì)給定一組已知的NA、Wm、ri以及Co，閾值電壓將隨溝道長度的縮減而下降．

二、漏場感應(yīng)勢(shì)壘降落

當(dāng)短溝道MOSFET的漏極電壓由線性區(qū)增至飽和區(qū)時(shí)，其閾值電壓下跌將更嚴(yán)重（如圖6.23所示）．此效應(yīng)稱為舞場感應(yīng)勢(shì)壘降落．?dāng)?shù)個(gè)不同溝道長度的n溝道器件的源極與漏極間的外表電勢(shì)如圖6.25所示，點(diǎn)線為VDS=o，實(shí)線為VDS>o．當(dāng)柵極電壓小于VT時(shí)，p—型硅襯底在n+源極與漏極問構(gòu)成一勢(shì)壘，并限制電子流由源極流向漏極．對(duì)工作在飽和區(qū)的器件而言，漏極結(jié)的耗盡區(qū)寬度遠(yuǎn)大于源極結(jié)，在長溝道的例子中，增加漏極結(jié)耗盡區(qū)寬度并不會(huì)影響勢(shì)壘高度（參閱圖6.25中l(wèi)μm的例子）．但當(dāng)溝道長度足夠短時(shí)，漏極電壓的增加將減小勢(shì)壘高度（圖6.25中o.3μm與o.5μm的例子），此歸因于漏極與源極太接近所形成的外表區(qū)的電場浸透，此勢(shì)牟降低效應(yīng)會(huì)招致電子由源極注入漏極，形成亞閾值電流的增加．因而在短溝道器件中，閡值電壓會(huì)隨漏極電壓增加而降低.

圖6.26描繪在高與低的漏極偏壓條件下，長與短溝道的n溝道MOSFET的亞閾值特性．隨著漏極電壓的增加，短溝道器件中亞閾值電流的平行位移[圖6.26(b)]顯現(xiàn)有顯著DIBI．效應(yīng)存在，

三、本體穿通

DIBL形成在Si02/Si的界面構(gòu)成漏電途徑，當(dāng)漏極電壓足夠大時(shí)，可能也會(huì)有顯著的漏電流由源極經(jīng)短溝道MOSFET的本體流至漏極，此也可歸因于漏極結(jié)耗盡區(qū)的寬度會(huì)隨著漏極電壓增加而擴(kuò)張．在短溝道的MOSFET中，源極結(jié)與漏極結(jié)耗盡區(qū)寬度的總和與溝道長度相當(dāng)．當(dāng)漏極電壓增加時(shí)，漏極結(jié)的耗盡區(qū)逐步與源極分離并，因而大量的漏極電流可能會(huì)由漏極經(jīng)本體流向源極。圖6.27為短溝道MOSFET（L=0.23μm)的亞閾值特性．當(dāng)漏極電壓由0.1V增加至IV時(shí)，DIBL所形成亞閾值特性的平行位移如圖6，26(b)所示；而當(dāng)漏極電壓再增加至4v時(shí)，其亞閾值擺幅將遠(yuǎn)大于低漏極偏壓時(shí)的值，因而，器件將會(huì)有十分高的漏電流，這也顯現(xiàn)出本體穿通效應(yīng)相當(dāng)顯著，柵極不再可以將器件完整關(guān)閉，且無法控制漏極電流，高漏電流將限制短溝道MOSFET器件的工作

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機(jī)：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1

請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)

請(qǐng)“關(guān)注”官方微信公眾號(hào):提供 MOS管 技術(shù)幫助