MOS晶體管種類

_按溝道區(qū)中載流子類型分

N溝MOS晶體管：襯底為P型，源漏為重?fù)诫s的N+，溝道中 載流子為電子

P溝MOS晶體管：襯底為N型，源漏為重?fù)诫s的P+，溝道中載流子為空穴

在正常情況下，只有一種類型的載流子在工作，因此也稱其為單極晶體管

-按工作模式分

增強(qiáng)型晶體管：若在零柵壓下不存在漏源導(dǎo)電溝道，為了形成導(dǎo)電溝道，需要施加一定的柵壓，也就是說溝道要通過“增強(qiáng)”才能導(dǎo)通

耗盡型晶體管：器件本身在漏源之間就存在導(dǎo)電溝道，即使在零柵壓下器件也是導(dǎo)通的。若要使器件截止，就必須施加?xùn)艍菏箿系篮谋M

MOS晶體管特性

假定漏端電壓Vds為正，當(dāng)柵上施加一個(gè)小于開啟電壓的正柵壓時(shí)，柵氧下面的P型表面區(qū)的空穴被耗盡，在硅表面形成一層負(fù)電荷，這些電荷被稱為耗盡層電荷Qb。這時(shí)的漏源電流為泄漏電流。

如果Vgs>Vth，在P型硅表面形成可移動(dòng)的負(fù)電荷Qi層，即導(dǎo)電溝道。
由于表面為N型的導(dǎo)電溝道與P型襯底的導(dǎo)電類型相反，因此該表面導(dǎo)電溝道被稱為反型層。

MOS村底偏置效應(yīng)

當(dāng)襯底施加偏壓時(shí)，勢壘高度的增加導(dǎo)致耗盡區(qū)寬度的增加，因此對于給定的Vgs和Vds，Vbs的增加會(huì)使Ids減小。這是因?yàn)閂bs增加，體電荷Qb增加，而Vgs和Vds不變，由于柵電荷Qg固定，根據(jù)電荷守恒定律Qg=Qi+Qb，所以Qi反型層電荷減少，因此電導(dǎo)減少。

而這時(shí)，如果要使MOS晶體管開啟即進(jìn)入強(qiáng)反型區(qū)，就是反型層電荷相應(yīng)的增加那就耍提高柵電壓，增加?xùn)烹姾?。所以?dāng)MOS襯底施加偏壓時(shí)，MOS晶體管的開啟電壓會(huì)升高。

MOS熱載流子效應(yīng)

當(dāng)溝道長度減小，同時(shí)保持電源電壓不變，溝道區(qū)靠近漏端附近的最大電場增加。隨著載流子從源向漏移動(dòng)，它們在漏端高電場區(qū)將得到足夠的動(dòng)能，引起碰撞電離，一些載流子甚至能克服Si-Si02界面勢壘進(jìn)入氧化層，這些高能載流子不再保持它們在晶格中的熱平衡狀態(tài)，并且具高于熱能的能量，因此稱它們?yōu)闊彷d流子。對于正常工作中的MOSFET，溝道中的熱載流子引起的效應(yīng)稱為熱載流子效應(yīng)。

當(dāng)發(fā)生碰撞時(shí)，熱載流子將通過電離產(chǎn)生次級(jí)電子一空穴對，其中電子形成了從漏到源的電流，碰撞產(chǎn)生的次級(jí)空穴將漂移到襯底區(qū)形成襯底電流Ib。通過測量Ib可以很好地監(jiān)控溝道熱載流子和漏區(qū)電場的情況。

由于Si-Si02的界面勢壘較高，注入到柵氧化層中的熱載流子與碰撞電離產(chǎn)生的熱載流子相比非常少，因此柵電流比襯底電流要低幾個(gè)數(shù)量級(jí)。

熱載流子注入到柵氧層中還會(huì)引起其它的一些效應(yīng)，主要有
(1)熱載流子被Si02中電激活的缺陷俘獲，是氧化層中的固定電荷密度Qot改變；  (2)在Si-Si02界面產(chǎn)生界面電荷Qit。由于Qot和Qit引起的電荷積累將在溝道形成阻礙載流子運(yùn)動(dòng)的勢壘；同時(shí)界面電荷也會(huì)增強(qiáng)界面附近電子的庫侖散射，使遷移率降低。因此經(jīng)過一段時(shí)間的積累，以上效應(yīng)會(huì)使器件的性能退化，影響集成電路的可靠性，所以應(yīng)設(shè)法避免熱載流子效應(yīng)。

MOS晶體管的構(gòu)造與符號(hào)

MOS晶體管的符號(hào)示于圖1.3。（KIA）MOS晶體管是四端器件：源極(S)、柵極(G)、漏極(D)，以及基底端(B)?；锥嗽贜MOS晶體管中通常銜接電路的負(fù)端電源電壓Vss，在PMOS晶體管中銜接電路的正端電源電壓VDD。電路圖中通常省略基底端(B)而采用圖1.4所示的符號(hào)。兩者的關(guān)系如圖1.5所示。

圖1.6是NMOS晶體管的構(gòu)造表示圖。P型硅襯底上構(gòu)成兩個(gè)n+區(qū)域，一個(gè)是源區(qū)，另一個(gè)是漏區(qū)。柵極是由摻入高濃度雜質(zhì)的低電阻多晶硅(poly-crystal-linc silicon)構(gòu)成。
在柵極與硅襯底間構(gòu)成一層氧化膜( Si02)，叫做柵氧化膜。P型硅襯底也叫做基板。
NMOS的基底銜接VSS負(fù)端電源電壓。例如，在正的電源電壓VDD為3V，負(fù)的電源電壓VSS為OV的電路中工作時(shí)，基底銜接OV（圖1.7）。

畫電路圖時(shí)，NMOS晶體管是漏極在上、源極在下，而PMOS晶體管是源極在上、漏極在下。圖1.8示出電流活動(dòng)的方向和電極間的電壓。柵極—源極間電壓用VGS(PMOS晶體管中用VSG)表示，漏極—源極間電壓用VDS（PMOS晶體管中VSD）表示。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機(jī)：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1

關(guān)注KIA半導(dǎo)體工程專輯請搜微信號(hào):“KIA半導(dǎo)體”或點(diǎn)擊本文下方圖片掃一掃進(jìn)入官方微信“關(guān)注”

長按二維碼識(shí)別關(guān)注