無源器件

1．電阻

沒有硅化物阻擋層掩模的工藝中，按方塊電阻值R□增大的順序可分為：金屬、硅化的多品硅、源/漏P、或N+材料、N阱等。

金屬層可以為電路提供阻值很小的電阻。在CMOS工藝中，—般用鋁線作為電阻，但是在用鋁線做電阻時，金屬條不能太窄，否則會影響電路的匹配；此類電阻的溫度系數(shù)約為0.3%/℃。

硅化物多晶硅的薄層電阻很?。s每方塊電阻為3～5Ω），因此也可以用來實現(xiàn)小阻值的電阻。缺點是其方塊電阻值R□與工藝有關(guān)，其變化范圍高達60%～70%。因此，多晶硅電阻僅用在對電P絕N精度要求不高的場合。多晶硅電阻的溫度系數(shù)在+0.2%/℃和+0.4%/℃之間。

P+和N+的源/漏區(qū)也能作為電阻。由于它們的薄層電阻的方塊電阻值也為每方塊電阻3～50左右，儀適合做小電阻，其隨工藝而變化的范圍可高達50%;而且，它與襯底之間的PN結(jié)會產(chǎn)生相當大的電容，該電容值還與結(jié)電壓有關(guān)。

N阱電阻的薄層方塊電阻值約為lkΩ左右，并且受工藝影響比較大，可能達到土40%。由于邊緣擴散的影響，當阱深為幾微米時，電阻的寬度不同，其R□值也不同；另外，Ro隨N阱到襯底電壓的變化而劇烈改變，導(dǎo)致電阻出現(xiàn)非線性，且難以確定阻值大小。N阱電阻的溫度系數(shù)7℃為+0.2%～十0.5%/℃。

向多晶電阻的薄層電阻值會隨溫度和上藝的不同而不同，所以在版圖設(shè)計中要預(yù)防這種變化。對于多晶電阻的溫度系數(shù)（取決于摻雜類型和濃度）必須在每一個不同的工藝中對其進行測量確定。

多晶電阻在摻雜P、和N+時的溫度系數(shù)的典型值分別為+0.1 %/℃和-0.1%i℃。一般而言，由工藝引起的阻值變化通常小土20%。

使用硅化物阻擋層的多晶電阻具有線性度高，對襯底電容小和失配較小的特點。實際上這種電阻的線性度取決于其長度，并且在高精度應(yīng)用中需要精確地測量和建模。

2．電容

高密度線性電容器在CMOS工藝中的結(jié)構(gòu)可以分為：多晶硅覆蓋擴散區(qū)( PIS)、多晶硅覆蓋多晶硅(PIP)、金屬覆蓋多晶硅(MIP)和金屬覆蓋金屬（MIM）等，它們均作為電容器的兩個極板，并在它們之間生長較薄的氧化層。當然線性電容器還可設(shè)計成三明治結(jié)構(gòu)，如圖16.6所示。

三明治結(jié)構(gòu)的電容器的總的電容值為每相鄰兩層間電容之和，因此圖16.6所示的電容值為MIM電容值的四倍。

在版圖實現(xiàn)中，各種結(jié)構(gòu)的單位而積的電容值都與兩極板間的間距成反比但各不相同，在0.25μm工藝中，不同結(jié)構(gòu)的電容值大約為：

①MIM電容，即相鄰金屬層之間的電容(如圖16.6中所示的Cl，…，C4)在1.15 fF/μm2左右。

②MIP電容，即金屬1與多晶之間的電容大約是1.5fF/μm2左右。

③PIP電容大約為1.5 fF/μm2左右。

④PIS電容大約為6 fF/μm2左右。

以上各種結(jié)構(gòu)的電容，隨工藝變化的范圍不同，對于MIM電容其誤差高達20%，而柵氧電容的誤差一般可控制在5%以內(nèi)。并且不同金屬層之間的電容的隨機變化趨于“中和”而相互抵消，因而圖16.6所示的三明治結(jié)構(gòu)的電容比其他結(jié)構(gòu)的電容受工藝變化的影響要小得多。

至于采用何種結(jié)構(gòu)主要由下面兩個因素決定：

①電容所占的面積。

②底層極板寄生電容Cp和極板問電容C的比值Cp/C。

當然對于精確要求的電容，必須考慮邊緣電容的影響。這類電容可以從相應(yīng)的工藝設(shè)計手冊提供的表格中查到。

還有一類電容結(jié)構(gòu)，是把MOS晶體管源/漏短接作為電容的一個極板，而其柵作為電容的另一個極板，從而構(gòu)成一個電容，此類電容只要柵/源電壓足以使其溝道產(chǎn)生反型層即可。由此也可看出此類電容的電容值強烈依賴于柵/源電壓，因此制約了這種結(jié)構(gòu)的使用。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1

關(guān)注KIA半導(dǎo)體工程專輯請搜微信號:“KIA半導(dǎo)體”或點擊本文下方圖片掃一掃進入官方微信“關(guān)注”

長按二維碼識別關(guān)注