廣東可易亞半導(dǎo)體科技有限公司

國家高新企業(yè)

cn en

新聞中心

漲知識(shí)-模擬cmos集成電路設(shè)計(jì)-文章技術(shù)

信息來源:本站 日期:2017-10-05 

分享到:


模仿集成電路設(shè)計(jì)

集成電路設(shè)計(jì)可分為兩大類:模仿和數(shù)字。為了顯現(xiàn)這兩類設(shè)計(jì)辦法的特征,我們必需首先定義模仿信號(hào)和數(shù)字信號(hào)。信號(hào)能夠被以為是電壓、電流或電荷等電量的可視值。信號(hào)應(yīng)該反映物理系統(tǒng)的狀態(tài)或行為信息。模仿信號(hào)定義為在連續(xù)時(shí)間范圍內(nèi)具有連續(xù)幅度變化的信號(hào),圖1.1-1( a)為模仿信號(hào)的示例。數(shù)字信號(hào)是只在一些離散幅度值上有定義的信號(hào),換句話說,數(shù)字信號(hào)是一些量化了的離散值。血型的數(shù)字信號(hào)是只要兩種幅值定義的信號(hào)的二進(jìn)制加權(quán)和,如圖1.1-1( b)和式(1.1-1)所示。圖1.1-1 (b)是圖1.1-1(a)所示模仿信號(hào)的3位表示。

模擬cmos集成電路設(shè)計(jì)

一個(gè)二進(jìn)制數(shù)bi取值僅為0或1。因此,能夠用只工作在兩個(gè)穩(wěn)定狀態(tài)的器件來完成數(shù)字電路。這招致廠很強(qiáng)的規(guī)則性,并可用代數(shù)辦法描繪電路的功用。岡此,數(shù)字電路設(shè)計(jì)者能夠得心應(yīng)手地設(shè)計(jì)更復(fù)雜的電路。

模仿集成電路中還會(huì)遇到另一種信號(hào),即模仿采樣數(shù)據(jù)信號(hào)。模仿采樣數(shù)據(jù)信號(hào)是指在連續(xù)幅值范圍內(nèi)僅在時(shí)間離散點(diǎn)上有定義的信號(hào)。通常,采樣模仿信號(hào)堅(jiān)持的是采樣周期完畢時(shí)的值,構(gòu)成的是采樣堅(jiān)持信號(hào)。模仿采樣堅(jiān)持信號(hào)如圖1.1-1( c)所示。

電路設(shè)計(jì)是為處理特定問題構(gòu)思一個(gè)電路的發(fā)明性過程。對電路停止剖析和比擬可以更好天文解設(shè)計(jì)。如圖1.1-2(a)所示,電路剖析是從電路動(dòng)身找出其特性的過程。剖析過程的-個(gè)重要特性是答案或特性是唯一的。另一方面,電路綜合或者設(shè)計(jì)是這樣一個(gè)過程,從請求的特性動(dòng)身,找出滿足這些特性的電路。對設(shè)計(jì)來說計(jì)劃并不獨(dú)一,于是為設(shè)計(jì)者提供了發(fā)揮發(fā)明力的時(shí)機(jī)。比方以設(shè)計(jì)一個(gè)1.5Ω的電阻為例,能夠用三個(gè)0.5Ω電阻的串聯(lián)完成,也能夠用兩個(gè)1 Ω的電阻并聯(lián)后再與一個(gè)1 Ω的電阻串聯(lián)來完成,等等。一切設(shè)計(jì)都會(huì)滿足1.5 Ω電阻的請求,固然有些設(shè)計(jì)的其他特性可能會(huì)更好。圖1.1-2示出了綜合(設(shè)計(jì))與剖析之間的不同。
模擬cmos集成電路設(shè)計(jì)

理解集成和分立模仿電路設(shè)計(jì)的不同是很重要的。與集成電路不同,分立電路不把有源和無源元件制造在同一襯底上,而將器件嚴(yán)密地制造枉同一襯底上的一個(gè)主要的優(yōu)點(diǎn)就是器件間的匹配也能夠作為設(shè)計(jì)思索的—,個(gè)下具。兩種設(shè)計(jì)方式的一個(gè)不同點(diǎn)是在集成電路設(shè)計(jì)中有源器件和無源器件的兒何尺寸是在設(shè)計(jì)者的控制之F的。在設(shè)計(jì)過程中這種控制賦予沒計(jì)者更人的自在度。另一個(gè)不同點(diǎn)就是集成電路設(shè)計(jì)無法用電路實(shí)驗(yàn)板考證。因而,設(shè)計(jì)者必需采用計(jì)算機(jī)仿真的辦法來考證其電路的性能。再一個(gè)不同點(diǎn)是,在集成電路設(shè)計(jì)中,設(shè)計(jì)者將會(huì)更多地遭到與所用下藝相關(guān)的元器件類型的約束。

設(shè)計(jì)一個(gè)模仿集成電路分為很多步驟。圖l.l-3所示為一個(gè)集成電路設(shè)計(jì)的普通過程。

主要的步驟有:

1.定義

2.綜合或裝配

3.仿真或模型化

4.幅員設(shè)計(jì)

5.思索幅員寄生參數(shù)后的仿真(后仿真)

6,制造

7.測試和考證
模擬cmos集成電路設(shè)計(jì)

上述一切步驟,除了加工制造外,其他過程均需設(shè)計(jì)者擔(dān)任。第一步是功用的定義和綜合。

這一步十分重要,由于這決議了設(shè)計(jì)的性能。當(dāng)這些步驟完成后,設(shè)計(jì)者必需在制造之前可以確認(rèn)這個(gè)設(shè)計(jì)。為此,下一步就是對電路停止仿真,察看電路性能。開端設(shè)計(jì)者只能運(yùn)用電路物理層的近似參數(shù)仿真,一旦完成幅員設(shè)計(jì),就能夠用從幅員得到的寄生參數(shù)信息檢查仿真結(jié)果。爾后設(shè)計(jì)者可重復(fù)用模仿結(jié)果改良電路的性能。一旦滿足了性能請求,就能夠進(jìn)入下一步—一電路的幾何描繪(幅員)。通常狀況下,這種幾何描繪由在不同層面上(Z軸)的各種外形的矩形或多邊形(x-y平面)構(gòu)成的計(jì)算機(jī)數(shù)據(jù)庫組成,它與電路的電性能親密相關(guān)。如前所述,幅員完成后,需求將幅員的寄生效應(yīng)思索進(jìn)去再次仿真。假如性能滿足,就能夠制造電路了。

制成之后,設(shè)計(jì)者將會(huì)面臨最后一步——肯定制成的電路能否滿足設(shè)計(jì)請求。假如在整個(gè)設(shè)計(jì)過程中設(shè)計(jì)者沒有認(rèn)真思索這一步,那么在停止電路測試以及判別電路能否滿足設(shè)計(jì)請求時(shí)可能會(huì)遇到艱難。


正如前面所提到的,分立與集成模仿電路設(shè)計(jì)的區(qū)別之一是后者無法用電路實(shí)驗(yàn)板考證。計(jì)算機(jī)仿真技術(shù)曾經(jīng)有了長足的開展,能提供恰當(dāng)?shù)哪P汀?


其優(yōu)點(diǎn)包括:

·不需求電路實(shí)驗(yàn)板

·具有監(jiān)測電路任一處信號(hào)的才能

·可以將反應(yīng)環(huán)路拆開

·可以方便的修改電路

.可以在不同的工藝和溫度條件下剖析電路


計(jì)算機(jī)仿真也有一些缺陷:

·模型的精度問題

·由于不收斂而得不出仿真結(jié)果

·對大電路停止仿真很費(fèi)時(shí)間

·無法用計(jì)算機(jī)替代人的思想

由于仿真與設(shè)計(jì)過程親密相關(guān),本書將在恰當(dāng)?shù)闹醒胪V挂姟?


在完成上述各個(gè)設(shè)計(jì)步驟的過程中,設(shè)計(jì)者運(yùn)用了三種不同的描繪格式:設(shè)計(jì)描繪、物理層描繪和模型/仿真描繪。設(shè)計(jì)描繪的格式用來肯定電路;物理層描繪用來定義電路的幾何外形;模型肪真描繪用來對電路停止仿真。設(shè)計(jì)者必需在每種描繪格式中都能對設(shè)計(jì)停止描繪。例如,模仿集成電路設(shè)計(jì)的第一步能夠用設(shè)計(jì)描繪格式完成,顯然,幅員設(shè)計(jì)階段能夠用物理層描繪格式,仿真階段可采用模型/仿真描繪格式。


模仿集成電路設(shè)計(jì)還能夠用分層的觀念來描繪。表1.1-1展現(xiàn)了由器件、電路和系統(tǒng)構(gòu)成的縱向?qū)哟?,橫向分為設(shè)計(jì)、物理和模型三個(gè)層次。器件級(jí)是設(shè)計(jì)的最底層。能夠分別用器件性能、幾何圖形和器件模型作為設(shè)計(jì)、物理和模型的相應(yīng)描繪。電路級(jí)是設(shè)計(jì)的較高層,能夠用器件的術(shù)語來表示。電路級(jí)的設(shè)計(jì)、物理和模型描繪的格式普通為:電壓電流關(guān)系、參數(shù)化的幅員和宏模型。設(shè)計(jì)的最高層是系統(tǒng)級(jí)——用電路來表示。系統(tǒng)級(jí)的設(shè)計(jì)、物理和模型描繪的格式為:數(shù)學(xué)或圖形描繪、芯片規(guī)劃規(guī)劃以及行為模型。


本書的組織體系偏重于集成電路設(shè)計(jì)的層次化觀念,表1.1-2示出了模仿電路設(shè)計(jì)與相應(yīng)各章的對應(yīng)關(guān)系。在器件級(jí),第2章和第3章引見CMOS工藝技術(shù)及模型。為了設(shè)計(jì)CMOS模仿集成電路,設(shè)計(jì)者必需理解工藝技術(shù),因而第2章概要地引見了CMOS工藝技術(shù)以及南工藝思索得出的設(shè)計(jì)規(guī)則。這些信息關(guān)于設(shè)計(jì)者了解工藝的限制和約束是十分重要的。在開端設(shè)計(jì)之前,設(shè)計(jì)者應(yīng)該曾經(jīng)曉得工藝和器件模型的電參數(shù)。建模在綜合與仿真這兩個(gè)步驟中是關(guān)鍵局部,這在第3章中做引見。設(shè)計(jì)者還應(yīng)理解實(shí)踐器件的模型參數(shù),以便肯定假定模型參數(shù)能否適宜,理想狀況下設(shè)計(jì)者已取得能夠?qū)@些參數(shù)停止丈量的測試芯片。最終,制成后的模型參數(shù)測試可被用來測試完好的電路。器件描繪辦法在附錄B中做了引見。
模擬cmos集成電路設(shè)計(jì)

第4章與第5章主要引見由兩個(gè)管子及兩個(gè)以上管子構(gòu)成的電路,這類電路稱為簡單電路。在第6章到第8章中引見如何由這些簡單電路設(shè)計(jì)更復(fù)雜的電路。最后,在第9章和第10章中給出了由這些復(fù)雜電路設(shè)計(jì)的模仿系統(tǒng)。各種設(shè)計(jì)層次間的界線有時(shí)并不太明白。但是,根本的關(guān)系是有效的,能夠給讀者一個(gè)模仿集成電路設(shè)計(jì)的框架構(gòu)造概念。



聯(lián)系方式:鄒先生

聯(lián)系電話:0755-83888366-8022

手機(jī):18123972950

QQ:2880195519

聯(lián)系地址:深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1


關(guān)注KIA半導(dǎo)體工程專輯請搜微信號(hào):“KIA半導(dǎo)體”或點(diǎn)擊本文下方圖片掃一掃進(jìn)入官方微信“關(guān)注”

長按二維碼識(shí)別關(guān)注